Nanoskala CMOS

Emnet gir en innføring i problemstillinger knyttet til skalering av CMOS-elektronikk ned til minstedimensjoner (feature size) på under 100 nm. Nedskaleringen av kritiske størrelser i integrert elektronikk har fulgt en eksponensiell trend i nesten 40 år (Moor's lov) og har resultert i tilsvarende økning i ytelse og reduksjon i konstand per funksjon, noe som har lagt grunnlaget for den rivende utviklingen innen bl.a. datateknologi, kommunikasjon og konsumerelektronikk. I dette emnet vil mange av de teknologiske utfordringene omkring denne utviklingen bli omhandlet. En viktig ressurs for innsikt i disse problemstillene er International Technology Roadmap for Semiconductors (ITRS). Pensum vil inkludere materiale fra siste oppdateringer av ITRS samt relevante tidsskriftartikler av nyere dato.

Kunnskaper: Emnet skal gi innsikt i teknologiske problemstillinger og utfordringer knyttet til den hurtige nedskalering av CMOS-elektronikk. Ferdigheter: Grunnleggende innsikt i fordeler og begrensninger ved CMOS-skalering i nanometerområdet, samt innsikt i fysikalsk modellering av slike komponenter. Generell kompetanse: Innsikt i trender i utviklingen av CMOS komponenter og kretser

Forelesninger. Øvinger. Muntlig eksamen.